行业 | 康奈尔大学研制出基于AlN单晶衬底的E-Mode AlN/GaN/AlN XHEMT

译自原文
Enhancement-mode AlN/GaN/AlN XHEMTs

原文链接
https://doi.org/10.35848/1882-0786/ae6a5b, Applied Physics Express 19, 066501 (2026)

原文作者
Yu-Hsin Chen¹ , Kazuki Nomoto² , Reet Chaudhuri^2,3 , Jimy Encomendero² , Shivali Agrawal⁴ , Eungkyun Kim² , Jeongwoo Kim² , Siyuan Ma¹ , Huili Grace Xing^1,2,5 , and Debdeep Jena^1,2,5
1 Department of Materials Science and Engineering, Cornell University,
² School of Electrical and Computer Engineering, Cornell University
³ Soctera Inc., Ithaca,
⁴ Department of Chemical and Biomolecular Engineering, Cornell University,
⁵ Kavli Institute at Cornell for Nanoscale Science, Cornell University

项目支持方
陆军研究办公室（ARO）、美国能源部（DOE）科学办公室基础能源科学（BES）、美国国防部(DOD)

摘要

我们在通过分子束外延（MBE）在AlN单晶衬底上生长的AlN/GaN/AlN异质结构中，于原位生长、未掺杂的10 nm相干应变GaN层中观察到了室温下的二维空穴气（2DHG）。类比于硅MOSFET中的反型沟道，我们生长了n⁺⁺ GaN源/漏区域，并观察到在覆盖沟道的MOS栅极施加正栅压时，p-GaN沟道转变为n型，从而实现了常关型（normally-off）增强型（E-mode）n沟道晶体管工作。本文阐述了实现E-mode AlN/GaN/AlN XHEMT的设计原理。该结构也可在硅、SiC或蓝宝石衬底上实现，以利用AlN的超宽禁带特性，同时显著降低镓的消耗。

近期，在Al极性和N极性AlN上生长压应变、相干GaN薄层方面的进展，为氮化物电子学带来了新机遇。在Al极性AlN上生长的相干应变GaN层中，无需受主掺杂即可形成极化诱导二维空穴气（2DHG）。在N极性AlN上生长的相干应变GaN层中，无需施主掺杂即可形成二维电子气（2DEG）。在金属极性AlN上生长的双异质结二元AlN/GaN/AlN中，GaN层两侧均可形成二维电子气和二维空穴气。通过硅δ掺杂补偿2DHG，已实现耗尽型（D-mode）XHEMT。

这些异质结构为实现增强型（E-mode）晶体管提供了独特机遇。图1(a)展示了所关注的名义上未掺杂的层状结构，其中背势垒缓冲层为弛豫AlN，其上为厚度t_ch的相干应变GaN沟道、厚度t_b的AlN顶势垒以及厚度t_c的GaN盖层。利用文献13中的解析模型（该模型包含了二元异质结界面的极化电荷，并采用三角形量子阱近似求解静电势），我们评估了GaN沟道中形成的可动电荷相图。图1(b)展示了盖层厚度固定为t_c=2 nm时的结果，此时对于t_ch≤20 nm，该异质结构保持相干应变。

图1(b)中相边界的截止条件设定为面密度≥1×10¹² cm⁻²。对于t_ch ≤4 nm的情况，GaN沟道中的可动载流子几乎可以忽略，且基本与顶AlN势垒厚度t_b无关。当t_b>1.5 nm时，存在一个GaN沟道厚度的窗口，其中仅在底部GaN/AlN界面处存在2DHG，而无2DEG。超过该GaN沟道厚度时，在沟道顶部AlN/GaN界面处形成2DEG，在底部GaN/AlN界面处形成2DHG。已有研究探索了该相空间区域中的耗尽型（D-mode）XHEMT，以及用于p沟道GaN/AlN HFET的t_b=0 nm线。我们关于SiC衬底上AlN/GaN/AlN的初步研究表明，n沟道E-mode晶体管工作是可行的。

图1. (a) AlN/GaN/AlN结构示意图，其中GaN盖层厚度t_c固定为2 nm，AlN势垒厚度t_b和GaN沟道厚度t_ch为变量。(b) 基于二维载流子存在情况绘制的AlN/GaN/AlN异质结构三区域设计相图，相边界由2DEG和2DHG的面密度1×10¹² cm^-2定义。圆圈表示已在AlN单晶衬底上利用相干应变GaN沟道实现的n沟道XHEMT和p沟道HFET。

图2. (a) 本工作中研究的AlN/GaN/AlN异质结构截面示意图。(b) 利用一维自洽薛定谔-泊松求解器计算得到的该异质结构能带图与载流子浓度分布。(c) 对于固定2 nm GaN盖层和3 nm AlN势垒的异质结构，计算得到的载流子浓度随GaN沟道厚度的变化关系。原位生长样品中t_ch = 10 nm时的计算2DEG密度为n_s ~ 10⁹ cm^-2

考虑图1(b)相图中的垂直线t_b=3 nm。图2(a)显示了层状结构，图2(b)显示了GaN沟道厚度t_ch=10 nm时的计算能带图。预计在底部GaN界面处会形成高密度极化诱导2DHG，此处平衡费米能级E_F穿过GaN价带顶E_v。计算得到的空穴浓度如图2(b)所示，面密度p_s=2.7×10¹³ cm⁻²。尽管在沟道层顶部AlN/GaN界面处E_F穿过了导带底E_c，但由于电子的量子限制能高于空穴，导致基态能量E₀>E_F，因此没有形成2DEG。图2(c)显示了原位生长样品中计算得到的2DHG和2DEG面密度随GaN沟道厚度的变化。图2(b)和2(c)均采用一维Poisson-Schrödinger求解器计算，表面势垒高度为0.3 eV。对于顶AlN势垒厚度t_b=3 nm，GaN沟道厚度t_ch=10 nm大约是形成2DEG的阈值。因此，如果我们选择(t_b, t_ch)=(3, 10) nm（如图1(b)相图中星号所示），我们预计平衡状态下GaN沟道中仅存在2DHG。

为验证该设计，我们在单晶Al极性AlN衬底上，使用Veeco GEN10等离子体辅助分子束外延（MBE）系统生长了图2(a)所示的金属极性结构：t_c=2 nm GaN盖层 / t_b=3 nm AlN势垒 t_ch=10 nm GaN沟道 / 500 nm AlN缓冲层，生长条件与先前报道相同。图3显示了该异质结构的结构和光学特性，证实了形成了高质量的、相干应变的GaN沟道，且所有层厚度均符合图2(a)的设计。图3(a)显示了对称(002)反射附近的X射线衍射谱，将实测数据（蓝色）与基于层状结构动力学衍射模型的理论计算（红色）进行了比较。极好的匹配度和清晰分辨的干涉条纹表明异质界面陡峭且厚度精确。图3(b)显示了非对称(-105)反射附近的倒易空间图（RSM），证实t_ch =10 nm GaN沟道层与下层AlN相干应变。图3(c)显示了原子力显微镜（AFM）测量的表面形貌，在2×2 μm²和10×10 μm²扫描区域内，显示出原子台阶和平滑形貌，均方根粗糙度低于1 nm。

图3(d)显示了该样品的室温光致发光（PL）谱，并与单晶无应变GaN层的光谱进行了比较，两者均使用325 nm He-Cd激光激发。对于相干应变的10 nm GaN层，在350 nm处出现近带边发射峰，对应禁带宽度E_g=3.55 eV。作为对比，单晶GaN参考样品在364 nm处出现峰值，对应E_g=3.40 eV。相对于单晶GaN，10 nm GaN中的蓝移峰主要归因于压应变，量子限制也有微小贡献。

图3. (t_b, t_ch) = (3, 10) nm AlN/GaN/AlN 异质结构的结构特性。(a) 对称(002)反射附近的实测（蓝色）与模拟（红色）ω/2θ X射线衍射扫描，证实了目标厚度和陡峭界面。(b) 非对称(-105)反射附近的X射线倒易空间图（RSM），证实GaN层与AlN衬底保持相干应变。(c) 10×10 μm²和2×2 μm²区域的原子力显微镜（AFM）扫描，显示出具有原子台阶的平滑表面形貌。(d) 室温光致发光（PL）谱。10 nm压应变GaN层在350 nm处呈现发射峰，对应光学带隙E_g = 3.55 eV；作为对比，单晶GaN参考样品的PL峰位于364 nm，对应E_g = 3.40 eV。

使用范德堡构型（焊接铟接触）对原位生长样品进行霍尔效应测量，显示出p型导电性。测得的表观2DHG面密度为p_s=(4.76±0.60)×10¹³ cm^-2，表观空穴迁移率为μ_p=(8.27±1.22) cm²/Vs，对应300 K时方块电阻R_s≈16.1 kΩ/□。p型导电性的可重复观察证实了图1的设计。2DHG密度和迁移率的差异可能源于高接触电阻，未来可通过使用低阻p型接触来消除。

将该异质结构转换为E-mode n沟道晶体管的方式，与硅MOSFET（本质上是E-mode器件）的策略相同。沟道导电类型（电子或空穴）由源极和漏极接触区域的掺杂类型决定。要制造硅n沟道MOSFET，需从p型衬底开始，通过注入或再生长形成n+源/漏区域，然后MOS栅极覆盖源漏之间的整个沟道，与沟道进行静电耦合。

相比之下，我们的衬底是绝缘的AlN，埋藏的可动极化诱导空穴被限制在底部GaN/AlN界面的2DHG中。因此，如果再生长n⁺ GaN，具有2DHG的GaN沟道将保持绝缘，因为平衡状态下导带中没有电子来导电。即使存在空穴，也没有到价带的欧姆接触。如果在沟道上形成静电栅，施加正栅压可使顶部AlN/GaN界面处的E_c相对于E_F足够降低，从而在GaN沟道中诱导出可动电子，使其导电。

图4(a)示意性地展示了这种GaN MOSFET的实现。利用刻蚀和再生长技术，我们首先制作了重施主掺杂的n⁺⁺ GaN源和漏区域，并采用未退火金属接触。然后沉积栅绝缘体SiO₂，随后沉积金属以覆盖整个沟道区域并形成交叠，类似于平面硅n-MOSFET的器件几何结构。图4(b)显示了制备器件的SEM图像。

图4. (a) 制备的长沟道MOSFET截面示意图，栅介质为1.6 nm SiO₂。(b) 制备器件的俯视扫描电子显微镜（SEM）图像。(c) 室温下采用5 MHz激励测得的电容-电压（C-V）特性，测试器件栅长L_g = 10 μm、栅宽W_g = 50 μm，表明正栅压可在沟道中感应出n型电子导电层。

在器件制备过程中，我们首先用SiO₂和铬掩蔽样品，通过光刻图形化以定义源/漏区域，并使用基于BCl₃的感应耦合等离子体（ICP）刻蚀深入AlN缓冲层，暴露出2DEG侧壁，同时定义了栅长L_g和源漏间距L_sd（即再生长欧姆接触边缘之间的距离）。将图形化样品装入MBE腔室，生长重硅掺杂的n⁺⁺ GaN。随后去除掩模及其上不需要的多晶GaN。接着通过BCl₃ ICP刻蚀进行台面隔离，然后在再生长的n⁺⁺ GaN上通过电子束蒸发沉积50/120 nm Ti/Au金属叠层，不退火以形成源漏接触。欧姆金属沉积过程中的对准偏差导致欧姆金属一侧比另一侧更靠近栅极（如图4(a)所示）。这并不影响源漏或栅漏间距，因为源漏由n⁺⁺ GaN区域的边缘定义。

接下来，我们通过原子层沉积（ALD）在300℃下沉积SiO₂介质层，并通过光刻图形化。用缓冲氧化物刻蚀（BOE）去除探针焊盘区域的SiO₂，以便进行电学探测。最后，通过电子束蒸发沉积30/220 nm Ni/Au栅金属叠层，覆盖整个沟道区域，并在栅边缘与再生长的n⁺⁺ GaN交叠约160 nm。图4(b)显示了最终制备器件俯视SEM图像，其中栅极交叠的沟道区域清晰可见。所有器件的栅宽均为W_g=50 μm。

图4(c)显示了在室温下，使用5 MHz交流激励，在栅长L_g=10 μm、栅宽W_g=50 μm的器件上测得的电容-电压（C-V）特性。电容在V_gs=0 V附近开始增加，并在V_gs=+2 V附近接近饱和值C≈0.97 μF cm^-2。图4(c)还显示了沟道中2DEG密度随V_gs的变化，由得出。2DEG在V_gs≈0 V附近开始形成，在V_gs=+2 V时达到n_s∼1×10¹³ cm^-2，证明了常关型（E-mode）工作的成功实现。

图5(a)显示了在漏极偏压V_ds=2 V下，尺寸为W_g/L_g=50 μm / 3 μm的晶体管测得的漏极电流I_d与栅压V_gs的关系，以及跨导g_m=∂I_d/∂V_gs。测得导通电流I_d≈50 mA mm^-1，最大外跨导g_m≈58.5 mS mm^-1。在V_gs=-0.35 V和V_ds=2 V时，亚阈值斜率为166 mV dec^-1。在第一代器件中，极小的栅漏间距和薄SiO₂限制了可施加的最大漏极电压。如果从峰值g_m外推，得到阈值电压截距V_th≈0.99 V。该值对放大器更有意义，不适合作为功率开关的开启电压。

图5. 本工作中增强型AlN/GaN/AlN XHEMT的转移特性：(a) 线性坐标与(b) 对数坐标，显示阈值电压V_th = 0.99 V（由峰值外跨导处线性外推确定），开关比跨越六个数量级。(c) 输出特性，显示V_gs = 2 V时最大漏极电流密度I_d = 55.2 mA/mm，导通电阻R_ON = 22.7 Ω·mm。

图5(b)显示了对数坐标下的I_d − V_gs转移曲线以及V_ds=2 V时测得的栅电流。观察到10⁶的开/关比，受限于该器件中的关态栅泄漏和有限的开态驱动电流。可以看出，如果将1 mA mm^-1标记为关态电流，则阈值电压略为负值。V_gs=0 V时，漏极电流在10^-2 mA mm^-1量级，很可能是通过低密度的2DEG沟道在n⁺ GaN源漏接触之间流动，该沟道方块电阻在MΩ/□量级。

图5(c)显示了晶体管的I_d-V_ds输出特性，显示出良好的晶体管作用和漏极电流饱和。FET从三极管区到饱和区的转变发生在漏极电压≈V_gs-V_th处。从图5(c)中可见，转变发生在≈V_gs，表明V_th≈0 V。在V_gs=2 V时，该初始E-mode晶体管测得最大漏极电流密度I_max=55.2 mA/mm，导通电阻R_on=22.7 Ω·mm。

尽管本研究成功设计并演示了用于AlN/GaN/AlN双异质结构的E-mode XHEMT，但器件性能有限，远低于当前最先进的E-mode GaN HEMT。有许多技术可用于改善本文提出的晶体管架构性能，包括但不限于：(a) 图1中概述的广阔设计相空间及其变体（包括在沟道、势垒或盖层中进行掺杂）；(b) 栅介质的选择；(c) 栅金属的选择；(d) 从栅长缩放开始的光刻设计自由度。该器件结构也可在硅、SiC或蓝宝石衬底上实现。重要的是，与需要数微米GaN的传统p型栅E-mode AlGaN/GaN HEMT相比，这里使用了几纳米厚的GaN量子阱，随后是浅再生长源/漏GaN区域。这大幅减少了器件中的镓消耗。该结构的一个吸引人之处在于，再生长p型GaN区域可在同一异质结构上创建p沟道晶体管。当与本文展示的E-mode n沟道晶体管结合时，这为在宽禁带氮化物半导体中实现平面CMOS工作提供了一条新途径。

 原文源于【IOPScience】官网